



Agilent U1083A-005

Acqiris SVM3500 高速 6U
VME/VXS デジタイザ

12 ビット、4 チャンネル、500 M サンプル /s

12 ビット、2 チャンネル、1 G サンプル /s

12 ビット、1 チャンネル、2 G サンプル /s



Agilent Technologies



主な特長

- 6U シングル・スロット VME/VXS (VITA 41) モジュール
- 4 チャンネル、12 ビット、500 M サンプル /s ADC
- 2 チャンネル、12 ビット、1 G サンプル /s および 1 チャンネル、12 ビット、2 G サンプル /s 構成が可能
- 自社開発の低ジッタ・チップセットによる外部クロック分配
- オンボード FIR によるインタリーブ不整合補正用 Xilinx® Virtex-5 FPGA
- ルックアップ・テーブルによるデータ補正
- リアルタイム信号処理およびデータ・フロー制御用の 2 個の Xilinx Virtex-4 FPGA
- 2 つの DDR2 SDRAM オンボード・メモリ (各 64 ビット幅、32 M ワード) による合計 512 MB の処理メモリ
- Tundra TSI148 VME バス・インタフェース、VME64x および 2eSST に対応
- VXS VITA 41.0 準拠の 8 個の 3.125 Gbps シリアル I/O リンク (PO コネクタ)
- 最高 3.125 Gbps のファイバ/メタル・ケーブル・トランシーバ用フロント・パネル SFP スロット (2 スロット)
- 補助 I/O メザニン：汎用の 12 ビット、65 M サンプル /s ADC、12 ビット、130 M サンプル /s DAC、14 個のフロント・パネル・デジタル I/O ポートを搭載
- 外部トリガ入力
- 高速デジタル I/O (P0 および P2 ユーザ定義 I/O)
- ファームウェア開発キット：FPGA インタフェース・コア、ソフトウェア、リファレンス・デザインが付属
- さまざまなプロトコルに対応可能な FPGA ベースの VXS および光データ・リンク・インタフェース
- フラッシュ・メモリに複数の FPGA ビットストリームを保存可能
- Windows®, VxWorks®, Linux® 用デバイス・ドライバ

リアルタイム処理による高分解能、高速サンプリング・レートのデータ変換

Agilent Acqiris SVM3500 は、U1083A 製品すべてに共通の VME/VXS モジュールで、4 チャンネル、12 ビット、500 M サンプル /s の ADC、最高 300 ギガ MAC/s の処理エンジンを備えています。

U1083A ボード・ファミリには、2 個の Xilinx Virtex-4 FPGA (デジタル信号処理用の SX55 とデータ・フロー制御用の FX100) が搭載されています。また、内蔵の 128 MB フラッシュ・メモリにより、プラットフォームを容易に再構成して、ユーザー定義のアプリケーションを実行できます。

このアーキテクチャにより、広帯域、広いダイナミック・レンジ、高分解能、高速サンプリング・レート、高速データ処理能力、高いスループットが必須のレーダ・デジタル・レシーバ、通信、半導体のテストに最適なプラットフォームになっています。

SVM3500 モジュールは、最先端のシングル・チャンネル、12 ビット、500 M サンプル /s の Texas Instruments ADS5463 ADC を 4 個搭載したアナログ・メザニンを装備し、その能力と性能をフルにサポートしています。MCK (クロック分配チップセット) は、メザニン内で 4 つのクロック信号を同相、逆相、直交位相で、きわめて小さなジッタで分配でき、チャンネルの

インタリーブにより、デュアル・チャンネル、1 G サンプル /s またはシングル・チャンネル、2 G サンプル /s の収集モードを実現しています。ルックアップ・テーブル (LUT) により、各チャンネルの静的オフセット / 利得誤差の補正が行え、有限インパルス応答 (FIR) フィルタにより、ADC の周波数依存の利得 / 遅延不整合を補正でき、10 MHz ~ 1 GHz の入力信号に対して優れたインタリーブ後のアナログ性能を実現しています¹⁾。

このボードは、VXS バックプレーンで 8 個の 3.125 Gbps シリアル・リンクを、フロント・パネルで 2 個の 3.125 Gbps 光リンクをサポートし、3.5 GB/s を超える広い総データ帯域幅を実現しています。また、2eSST プロトコルに対応した VME64x に準拠したインタフェースを備えています。

さらにファームウェア開発キット (FDK)、ソフトウェア・ドライバ、アプリケーション・サンプルを使用して、アプリケーションをより簡単に開発できます。

分配クロック・モード	最大サンプリング・レート	チャンネル数	モジュール構成
同相	500 M サンプル /s	4	標準
逆相	1 G サンプル /s	2	外部スプリッタを使用
直交位相	2 G サンプル /s	1	外部スプリッタを使用




図 1: 外部スプリッタを使用した直交位相モードのブロック図。
シングル・チャンネル、12 ビット、2 G サンプル /s のデジタイザを実現

1) 適切な外部スプリッタを使用する必要があります。詳細については計測お客様窓口までお問い合わせください。

さまざまな機能

トリガ

外部トリガ回路には、非常に高速なコンパレータ・チップとしきい値調整用の12ビットDACが搭載され、入力インピーダンスを50Ωと1MΩに切り替えられます。

クロック分配処理

高度な独自のクロック分配回路であるCOS201により、すべての内蔵リソースが同期され、処理とI/Oとの同期を微調整できます。

アナログ・メザニン

SVM3500は、4チャンネル、12ビット、500Mサンプル/sのADCメザニンを装備しています。これは、4個のTexas Instruments ADS5463 ADCと、AC結合のアナログ・フロントエンドから構成されています。

クロック分配

外部クロック入力から追加ジッタがきわめて小さな独自のクロック分配回路であるMCKに直接アクセスできます。MCKは、同相(500MHzで4チャンネル)、逆相(1Gサンプル/sで2チャンネル)、直交位相(2Gサンプル/sで1チャンネル)のいずれかで4つのクロックを生成できます²。

データ補正フィルタ

メザニンには、Xilinx Virtex-5 SX50T FPGAで実装された有限インパルス応答(FIR)フィルタが装備されています。このフィルタは、インタリーブ・モード(逆相または直交位相)で、ADC間の周波数依存の位相/振幅不整合を補正するために使用されます。

JTAG

SVM3500には、JTAGコネクタが装備され、ChipScopeプローブを用いたオンボード・ファームウェア・デバッグが可能です(オプションU1091A-CB1が必要)。

補助I/Oメザニン


SVM3500は、補助I/Oメザニンが搭載され、制御/コマンド機能をサポートしています。1個の12ビット、65Mサンプル/s ADC、1個の12ビット、130Mサンプル/s DAC、14個のデジタルI/Oがあります。

オンボード処理用FPGA

SVM3500は、2個のFPGA(Xilinx Virtex-4 SX55とXilinx Virtex-4 FX100)が搭載され、オンボードで高性能リアルタイムデータ処理を実現しています。SX55 FPGAには、55,000個以上のロジック・セルと最大5MビットのオンチップRAMが搭載され、230ギガMAC/sの優れた処理能力により、最大450MHzで512個の乗算/積算(18×18)処理が可能です。

光データ・リンク

2個のSFPフロント・パネル光トランシーバは、1リンクあたり最高3.125Gbpsの速度でデータ転送が可能です。ファームウェアで実装されたリンク層は、Xilinx Auroraプロトコルをベースにしています。






図 2: Agilent SVM35004 チャンネル・デジタイザ

VME 2eSST インタフェース

SVM3500 は、VME64x と 2eSST に対応しています。高速データ・インタフェースを活用して、他の最先端の VME ボードと統合することができます。

高速データ・スループットと大容量メモリ

MAC200 メモリ/収集コントローラは、デジタル CMOS IC です。オンボード・メモリ搭載の高速データ・マルチプレクサ/デマルチプレクサでは、10 ビット/20 ビットのデジタルデータを最高 2 G サンプル/s で捕捉でき、20 ビット・データ・ストリームを最高 1.2 G サンプル/s で出力することができます。

VXS VITA 41 インタフェース

SVM3500 には、VXS VITA 41.0 規格に対応したインタフェースがあり、EW/レーダ/ATE 機器に必要な優れたデータ・スループットを実現しています。P0 コネクタ上の 8 個のシリアル・リンクは、それぞれ最高 3.125 Gbps をサポートし、最高 25 G バイト/s の総データ・スループットを実現します。RapidIO、PCI Express®、Infiniband、ギガビット・イーサネットなどの VITA 41 ドット規格で定義されたプロトコルは、市販の FPGA IP コアでサポートされています。

オンボード通信用 FPGA コントローラ

Xilinx Virtex-4 FX100 FPGA には、94,000 個以上のロジック・セルと最大 6.7 M ビットのオンチップ RAM が搭載され、70 ギガ MAC/s の優れた処理能力により、最大 450 MHz で 160 個の乗算/積算 (18 × 18) 処理が可能です。さらに、FX100 には、2 個の PPC コアと 4 個の 10/100/1000 イーサネット MAC ブロックが含まれています。オンボード FPGA シグナル・プロセッシング・ユニットにより、プラットフォームを容易に再構成してユーザ定義のオンボード、リアルタイム・シグナル・プロセッシングを実行できます。

大容量メモリ

Xilinx Virtex-4 FX100 は、32 M ワード、各 64 ビット幅 (合計 512 MB) の 2 つの DDR2-533 SDRAM と接続されています。

2) 詳細については計測お客様窓口までお問い合わせください。

最適化されたデータ・フロー・アーキテクチャ

VME/VXS ボードは、内部および外部データ・スループットが最適化されています。

SVM3500 は、他の製品と組み合わせて、より少ないモジュール構成でテスト・システムを構築できます。




図 3 : SVM3500 のアーキテクチャ

高分解能、高速サンプリング・レートのデータ収集メザニン

SVM3500 デジタイザのアナログ・メザニンには、12 ビット、500 M サンプル /s の Texas Instruments ADS5463 ADC が 4 個使用されています。外部クロックを同相、逆相、直交位相のいずれかで、きわめて小さなジッタでメザニン内に分配する MCK と、Xilinx Virtex-5 SX50T FPGA で実装されたダイナミック・データ補正フィルタ (FIR) により、きわめて優

れた性能が得られます。外部スプリットと組み合わせてチャンネル・インタリーブを実現することで、優れたアナログ動作を維持しながら、デュアル・チャンネル、12 ビット、1 G サンプル /s またはシングル・チャンネル、12 ビット、2 G サンプル /s の収集モードを実現できます。




図 4 : アナログ・メザニンのアーキテクチャ

容易なカスタム・アプリケーションの開発

ファームウェア開発キット

U1083A ボード・ファミリには、SX55 および FX100 FPGA での開発を容易にするためのファームウェア開発キット (FDK) をオプションで追加できます。FDK には、ベースとなるハードウェアに接続するためのコア・セット、すぐに使用可能なデザインを提供する各メンバのベース・デザイン、デザイン/シミュレーション用のテストベンチ環境が含まれています。

内蔵フラッシュ・メモリには、複雑なマルチモード・アプリケーション用に最大7個のビットストリームを FPGA 毎に保存できます。




図5：ファームウェア開発キットのアーキテクチャ

MicroDriver ソフトウェア

SVM3500 には、C 標準に準拠したソフトウェア・ドライバである MicroDriver が付属しています。これは、標準的なオペレーティング・システムと、いくつかのリアルタイム・オペレーティング・システム上で動作します。MicroDriver は、VxWorks (Pentium® および PowerPC)、Linux (Pentium および PowerPC)、Windows® (Pentium) をサポートしています。

MicroDriver はソース・コードが提供され、モジュールのレジスタと、フラッシュ・メモリ、DDR2 メモリ、FPGA、バックプレーン/フロント・パネル・リンクなどのメイン・コンポーネントに直接アクセスが可能です。MicroDriver は、ホストの PCI - VME ブリッジ・デバイス・ドライバと組み合わせで動作し、VME バースト転送 (2eSST を含む) と割り込み機能を提供します。

MicroDriver は、U1083A ファミリ製品専用に設計され、ドライバの必要メモリがきわめて小さく、SVM3500 モジュールの必要な機能だけを含めることでさらにサイズを減らすこともできます。

高忠実度の周波数関連測定

Agilent のデジタイザ開発のノウハウと高度なテクノロジーの活用により、入力帯域幅全体にわたって高忠実度の測定が可

能です。革新的なデザイン、高度な回路レイアウト、カスタム IC により、アナログ性能が最適化されています。

ダイナミック・レンジ (標準モード)




図 6：各チャンネルの SFDR と周波数の関係
(代表値、サンプリング・レート= 500 M サンプル /s、
入力信号 = -1 dBFS)

雑音 (標準モード)




図 8：各チャンネルの S/N 比と周波数の関係
(代表値、サンプリング・レート= 500 M サンプル /s、
入力信号 = -1 dBFS)

高調波歪み (標準モード)




図 7：各チャンネルの高調波歪みと周波数の関係
(代表値、サンプリング・レート= 500 M サンプル /s、
入力信号 = -1 dBFS)

有効ビット数 (標準モード)




図 9：各チャンネルの ENOB と周波数の関係
(代表値、サンプリング・レート= 500 M サンプル /s、
入力信号 = -1 dBFS)

周波数応答




図 10：アナログ入力帯域幅 (代表値)

ダイナミック・レンジ (インタリーブ・モード)




図 11 : インタリーブ・モードでの SFDR と周波数の関係
(代表値、サンプリング・レート= 2 G サンプル/s、
入力信号= - 1 dBFS) FIR の効果が明らか

雑音 (インタリーブ・モード)




図 13 : インタリーブ・モードでの S/N 比と周波数の関係
(代表値、サンプリング・レート= 2 G サンプル/s、
入力信号= - 1 dBFS)

高調波歪み (インタリーブ・モード)




図 12 : インタリーブ・モードでの高調波歪みと周波数の関係
(代表値、サンプリング・レート= 2 G サンプル/s、
入力信号= - 1 dBFS)

有効ビット数 (インタリーブ・モード)




図 14 : インタリーブ・モードでの ENOB と周波数の関係
(代表値、サンプリング・レート= 2 G サンプル/s、
入力信号= - 1 dBFS) FIR の効果が明らか

Acqiris 高速 VME/VXS デジタイザ モデル SVM3500

4 チャンネル、12 ビット、500 M サンプル /s

信号入力

帯域幅 (-3 dB)

1 MHz ~ 2 GHz

入力電圧

± 1.1 Vdc (10.83 dBm)

カップリング

AC (1 MHz LF リミット)

VSWR (代表値)

< 1.5 (DC ~ 3 GHz)

インピーダンス

50 Ω ± 1 % (10 MHz)

コネクタ

SMA、金めっき

デジタル変換

サンプリング・レート

外部クロックのみ:

500 MHz ~ 2 GHz

収集モード

- 同相:
サンプリング・レート = 外部クロックの ¼
- 逆相:
サンプリング・レート = 外部クロックの ½
- 直交位相:
サンプリング・レート = 外部クロック

チャンネル数

4
2 (外部スプリッタを使用)
1 (外部スプリッタを使用)

分解能

12 ビット (1:4096)

システム性能

すべての値は、信号周波数が³⁾ 10 MHz ~ 925 MHz の場合

同相モード (最高 500 M サンプル /s)

SFDR (代表値)

> 56 dBc

THD (代表値)

> 56 dB

SNR (代表値)

> 61 dBc

ENOB (代表値)

> 10 ($f_{in} = 10 \text{ MHz} \sim 500 \text{ MHz}$)

> 8.7 ($f_{in} = 500 \text{ MHz} \sim 925 \text{ MHz}$)

逆相モード³⁾ (最高 1 G サンプル /s)

SFDR (代表値)

> 56 dBc

THD (代表値)

> 56 dB

SNR (代表値)

> 59 dBc

ENOB (代表値)

> 9.6 ($f_{in} = 10 \text{ MHz} \sim 500 \text{ MHz}$)

> 8.6 ($f_{in} = 500 \text{ MHz} \sim 925 \text{ MHz}$)

直交位相モード³⁾ (最高 2 G サンプル /s)

SFDR (代表値)

> 56 dBc

THD (代表値)

> 56 dB

SNR (代表値)

> 59 dBc

ENOB (代表値)

> 9.6 ($f_{in} = 10 \text{ MHz} \sim 500 \text{ MHz}$)

> 8.6 ($f_{in} = 500 \text{ MHz} \sim 925 \text{ MHz}$)

外部クロック入力

入力振幅

> 500 mVpp (50 Ω 終端)

最大入力電圧

± 2 Vdc

外部クロック周波数

500 MHz ~ 2 GHz

コネクタ

SMA、ニッケルめっき

タイム・ベース

収集モード

連続 / ソフトウェア・トリガ

トリガ (外部)

感度

感度: > (フル・スケールの 5 %)

DC ~ 1 GHz (50 Ω)

DC ~ 300 MHz (1 M Ω)

インピーダンス

50 Ω ± 1 %, 1 M Ω (DC)

コネクタ

SMA、金めっき

フル・スケール

± 5 V

モード

エッジ、立ち上がり、立ち下がり

³⁾ インタリーブ・モードの性能には外部校正プロセスが必要であり、測定は校正温度で行われています。

補助 I/O

デジタル信号

7 個の LVDS ペアとして構成可能な 14 個の I/O

μ DB15 コネクタ

1 個のデジタル I/O LVTTTL 3.3 V、5 V (許容)、MMCX、金めっきコネクタ (I/O P1)

アナログ入力

12 ビット、65 M サンプル /s の ADC ± 1 Vdc (50 Ω 入力)

MMCX、金めっきコネクタ

アナログ出力

12 ビット、130 M サンプル /s の DAC ± 1 Vdc (50 Ω 終端)

MMCX、金めっきコネクタ

オンボード・メモリ

フラッシュ・メモリ

128 MB

SDRAM

2 × 256 MB DDR2 533

光データ・リンク

トランシーバ

2 × 小型で着脱可能
マルチモード 850 nm

コネクタ

LC デュプレックス

スルーブット

3.125 Gbps/ リンク
オプションで 2.5 Gbps/ リンク

ホスト・インタフェース

VME

VME64x および 2eSST に準拠

VXS

8 × シリアル・リンク (P0 上)

3.125 Gbps/ リンク

総データ・スルーブット：最高 25 Gbps

オプションで 2.5 Gbps/ リンク

デジタル IO

12 個の LVDS ペア (P0 上)

20 個の LVDS ペア (P2 上)

1 個の SPI インタフェース (P2 上)

サポートされるホストと OS⁴

シングル・ボード・コンピュータ

Kontron :

PowerNode3、PowerEngine

(Linux、VxWorks)

PentXM、PentXM2 (Linux)

Concurrent Technologies :

VP337 (Linux)

VP426 (WinXP)

GE Fanuc :

V7812 (WinXP)

インタフェース

GE Fanuc バス・アダプタ 810 (WinXP)

一般仕様

消費電力

< 80 W (代表値)

寸法

6U VME 規格

233.35 mm × 160 mm × 20.02 mm

フロント・パネルは IEEE1101.10 に準拠

CE 認証とコンプライアンス

電流要件 (代表値)⁵

+ 12 V 0.8 A

+ 5 V 7.1 A

+ 3.3 V 8.4 A

- 12 V 0.005 A

EMC

欧州 EMC

指令 2004/108/EC に準拠

● IEC/EN 61326-2-1

● CISPR Pub 11 Group 1, class A

● AS/NZS CISPR 11

● ICES/NMB-001

この ISM デバイスは、次の規格に準拠しています。

カナダ ICES-001

Cet appareil ISM est conforme à la norme NMB-001 du Canada.

環境⁶

動作温度

0 ° ~ 60 °C

保管温度

- 40 °C ~ 85 °C

必須エア・フロー

> 2 m/s、海水面で

高度

- 304.8 ~ 4,572 m

衝撃/振動

● 動作時ランダム振動：型式

試験 5 ~ 2000 Hz、7.6 g RMS
(VITA 47 Class V2)

● ランダム振動：型式

試験 5 ~ 500 Hz、2.09 g RMS

● 機能衝撃：型式試験、正弦半波、30 g、
11 ms

湿度


相対湿度の型式試験

95 %、+ 40 °C (非結露)

4) その他の構成については、計測お客様窓口にお問い合わせください。

5) SVM3500 のサンプリング・レートは 500 M サンプル /s。FPGA (ベース・デザイン) を使用。FPGA の使用率に依存。

6) この製品のサンプルに対して、Agilent 環境試験マニュアルに基づく型式試験が行われ、保管、輸送、使用の際の環境ストレスに対して耐性があることが検証されています。このようなストレスの例としては、温度、湿度、衝撃、振動、高度、電源条件などがあります。テスト手法は IEC 60068-2 に従い、レベルは MIL-PRF-28800F Class 3 相当です。



オーダ情報

モデル

概要

U1083A-005	4チャンネル、12ビット、 500 M サンプル /s SVM3500 デジタイザ・ モジュール
U1083A-FDK	VME/VXS プラットフォーム用ファームウェア 開発キット

オプション

U1083A-LNK	標準データ・リンク
U1083A-L25	2.5 Gbps VXS およびフロント・パネル・リンク

アクセサリ

U1092A-CB1	MMCX - BNC 間、1 m ケーブル
U1091A-CB1	Chipscope ケーブルおよびコネクタ

Acqiris の製品ライン、セールス、サービスの詳細については、
以下の Web サイトをご覧ください。

www.agilent.co.jp/find/acqiris

Agilent の詳細については、以下の Web サイトをご覧ください。

www.agilent.co.jp

Windows は、Microsoft Corporation の登録商標です。
Pentium は Intel Corporation の登録商標です。
PCI Express および PCIe は、PCI-SIG の登録商標です。
Virtex は、Xilinx, Inc の登録商標です。

アジレント・テクノロジー株式会社
本社 〒192-8510 東京都八王子市高倉町 9-1

計測お客様窓口

受付時間 9:00-18:00 (土・日・祭日を除く)

TEL ■■■ 0120-421-345
(042-656-7832)

FAX ■■■ 0120-421-678
(042-656-7840)

Email contact_japan@agilent.com

電子計測ホームページ

www.agilent.co.jp

● 記載事項は変更になる場合があります。
ご発注の際はご確認ください。

© Agilent Technologies, Inc.2009

Published in Japan, November 24, 2009

5990-4151JAJP

0000-00DEP



Agilent Technologies